Investigation of trap states in Gallium Phosphide / Silicon heterojunction devices from capacitance techniques - CentraleSupélec Accéder directement au contenu
Poster De Conférence Année : 2018
Fichier non déposé

Dates et versions

hal-01801510 , version 1 (28-05-2018)

Identifiants

  • HAL Id : hal-01801510 , version 1

Citer

Médéric Descazeaux, Delfina Munoz, Arouna Darga, Jean-Paul Kleider. Investigation of trap states in Gallium Phosphide / Silicon heterojunction devices from capacitance techniques. EMRS Spring Meeting 2018, Jun 2018, Strasbourg, France. ⟨hal-01801510⟩
91 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More